SVA: The Power of Assertions in System Verilog
This book is the result of the deep involvement of the authors in the development of EDA tools, SystemVerilog Assertion standardization, and many years of practical experience. One of the goals of this book is to expose the oral knowhow circulated among design and verification engineers which has...
Lưu vào:
| Tác giả chính: | , , , |
|---|---|
| Định dạng: | Sách |
| Ngôn ngữ: | English |
| Thông tin xuất bản: |
Springer
2015
|
| Chủ đề: | |
| Truy cập trực tuyến: | https://scholar.dlu.edu.vn/thuvienso/handle/DLU123456789/56811 |
| Từ khóa: |
Thêm từ khóa bạn đọc
Không có từ khóa, Hãy là người đầu tiên gắn từ khóa cho biểu ghi này!
|