Thiết kế thử nghiệm, phân tích và đánh giá hiệu năng vi xử lý lõi mềm đa nhân trên FPGA / Nguyễn Quang Vinh; NHDKH TS Hồ Khánh Lâm
Công nghệ chip vi xử lý đa nhân là công nghệ lõi trong các hệ thống thiết bị máy tính và truyền thông, điện tử. Đặc biệt trong thời đại IoT, các chip này có thể thực hiện xử lý song song các tín hiệu, dữ liệu. Công nghệ FPGA là công nghệ vi mạch tích hợp cỡ lớn có thể cho phép thiết kế thử nghiệm cá...
Lưu vào:
| Tác giả chính: | |
|---|---|
| Định dạng: | text |
| Ngôn ngữ: | vie |
| Thông tin xuất bản: |
Trường Đại học Mở Hà Nội,
|
| Chủ đề: | |
| Truy cập trực tuyến: | http://thuvien.hou.edu.vn/houkiposdata2/luanvanluanankhoaluan/luanvan/2019/000/nguyenquangvinh/nguyenquangvinh_001thumbimage.jpg http://thuvien.hou.edu.vn/Opac/DmdInfo.aspx?dmd_id=73274 |
| Từ khóa: |
Thêm từ khóa bạn đọc
Không có từ khóa, Hãy là người đầu tiên gắn từ khóa cho biểu ghi này!
|
| Tóm tắt: | Công nghệ chip vi xử lý đa nhân là công nghệ lõi trong các hệ thống thiết bị máy tính và truyền thông, điện tử. Đặc biệt trong thời đại IoT, các chip này có thể thực hiện xử lý song song các tín hiệu, dữ liệu. Công nghệ FPGA là công nghệ vi mạch tích hợp cỡ lớn có thể cho phép thiết kế thử nghiệm các cấu hình khác nhau các chip vi xử lý đa nhân cho các ứng dụng mong muốn. Do vậy, mục tiêu của đề tài chính là tự chủ trong thiết kế các hệ thống có ứng dụng chuyên biệt. Phương pháp nghiên cứu chủ yếu là phương pháp thực nghiệm, ứng dụng các lý thuyết để phân tích, đánh giá. Sau khi nghiên cứu luận văn, học viên đã nắm được lý thuyết về công nghệ FPGA. Thiết kế được chip 2-core 32-bit Microblaze kiến trúc RISC trên Xilinx FPGA, hiệu năng của đa xử lý theo các luật Amdahl, Gustafson-Barsis, thực hiện mô phỏng đánh giá hiệu năng của chip multi-core dựa vào mạng hàng đợi và Petri Net. Viết chương trình C trên SDK thực hiện các chức năng kiểm tra bộ nhớ, kết nối các thiết bị ngoại vi, hiển thị trên máy trạm Terminal chương trình Helloworld.
Do thời gian có hạn, bản quyền của công cụ và khả năng kinh phí có hạn nên học viên không thể thực hiện thiết kế chip nhiều nhân (4-core, 9-core) như dự kiến ban đầu. Kết quả nghiên cứu của luận văn làm tiền đề để học viên tiếp tục phát triển ứng dụng thực tế trong nghiệp vụ: theo hướng thiết kế chip nhiều nhân có ứng dụng riêng.
|
|---|